► Nebezpečí pro integrované obvody (IO) při osazování DPS
13.01.2011
Obr. 1 Snížením pracovního napětí IO se snižuje také napětí,
při kterém může dojít k poškození IO
Obr. 2 Rozsah ESD ochrany součástek v závislosti na proudu a napětí
Graf č. 1 Limity citlivosti CMOS podle modelu HBM (ANSI/ESD STM5.1-2001)
Graf č. 2 Limity citlivosti CMOS podle modelu CDM (ANSI/ESD STM5.3.1-1999)
Graf č. 3 Limity citlivosti CMOS podle modelu MM (ANSI/ESD STM5.2-1999)
Obr. 3 Příklad uzemnění v EPA
